Fr 4 263

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

OIPE		
MAR 2 6 2002 Serial No: 10/016,951)))	For: CMOS Image Sensor Having a Chopper-Type Comparator to Perform Analog Correlated Double Sampling
Filed: December 14, 2001)))	Group Art Unit 2631 Examiner: Unknown

TRANSMITTAL OF PRIORITY DOCUMENT

Commissioner for Patents Washington, D.C. 20231

Sir:

Enclosed herewith is a certified copy of Korean Patent Application No. 2000-76618, filed December 14, 2000, upon which priority of the instant application is claimed under 35 U.S.C. §119.

Respectfully submitted,

MARSHALL, GERSTEIN & BORUN 6300 Sears Tower 233 South Wacker Drive Chicago, Illinois 60606-6357 (312) 474-6300

By:

Mark C. Zimmerman Reg. No: 44,006

대 한 민 국 특 허 청

KOREAN INTELLECTUAL PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 원 번 호 :

특허출원 2000년 제 76618 호

Application Number

MAR 2 6, 2002

축 워 녀 웤 일

2000년 12월 14일

년

Date of Application

출 원 인

주식회사 하이닉스반도체

Applicant(s)

2001


04

30

트

허 청

COMMISSIONER



출력 일자: 2001/5/4

【서지사항】

【서류명】 출원인정보변경 (경정)신고서

【수신처】 특허청장

【제출일자】 20010417

【출원인】

【명칭】 주식회사 하이닉스반도체

【출원인코드】 119980045698

【대리인】

【성명】 특허법인 신성 정지원

[대리인코드] 920000002923

[변경사항]

【경정항목】 한글 성명(명칭)

【경정전】 현대전자산업주식회사

【경정후】 주식회사 하이닉스반도체

[변경사항]

【경정항목】 영문 성명(명칭)

【경정전】 HYUNDAI ELECTRONICS IND. CO.,LTD

[경정후] Hynix Semiconductor Inc.

【변경사항】

【경정항목】 인감

【경정전】

【경정후】

[취지] 특허법시행규칙 제9조·실용신안법시행규칙 제12조·의장법

시행규칙 제28조 및 상표법시행규칙 제23조의 규정에 의하

여 위와 같이 신고합니다.

1020000076618

특허출원서 【서류명】

특허 【권리구분】

특허청장 【수신처】

2000.12.14 【제출일자】

아날로그 상호 연관된 이중 샘플링 기능을 수행하는 씨모 【발명의 명칭】

스 이미지 센서용 비교 장치

COMPARATOR PERFORMING ANALOG CORRELATED DOUBLE SAMPLE 【발명의 영문명칭】

FOR CMOS IMAGE SENSOR

【출원인】

현대전자산업주식회사 【명칭】

1-1998-004569-8 【출원인코드】

【대리인】

특허법인 신성 정지원 【성명】

9-2000-000292-3 【대리인코드】

【포괄위임등록번호】 2000-049307-2

【대리인】

특허법인 신성 원석회 【성명】

9-1998-000444-1 【대리인코드】 2000-049307-2 【포괄위임등록번호】

【대리인】

특허법인 신성 박해천 【성명】

9-1998-000223-4 【대리인코드】 2000-049307-2

【포괄위임등록번호】

【발명자】

【심사청구】

최수창 【성명의 국문표기】

CHOI, Soo Chang 【성명의 영문표기】 680317-1019315 【주민등록번호】

138-240 【우편번호】

서울특별시 송파구 신천동 시영아파트 108-308 【주소】

KR 【국적】 청구 [취지] 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사 를 청구합니다. 대리인 특허법인 신성 정지원 (인) 대리인 특허법인 신성 원석희 (인) 대리인 특허법인 신성 박해천 (인)

【수수료】

【기본출원료】 20 면 29,000 원 【가산출원료】 2 면 2,000 원 【우선권주장료】 0 건 0 원 【심사청구료】 항 301,000 원 6

【합계】 332,000 원

【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】

[요약]

본 발명은 자체의 옵셋 전압을 제거함과 동시에 아날로그 상호 연관된 이중 샘플링 을 통해 개별 픽셀 간에 존재하는 옵셋 전압을 제거하여 고정 패턴 잡음을 줄이는, 씨모 스 이미지 센서의 아날로그-디지털 변환기에 적합한 효율적인 비교 장치를 제공하기 위 한 것으로, 이를 위해 본 발명은 아날로그 상호 연관된 이중 샘플링 기능을 수행하는 씨 모스 이미지 센서용 비교 장치에 있어서, 아날로그 데이터값을 출력하는 픽셈의 출력단 에 일측이 연결되는 제1 스위치; 매 클럭마다 소정 레벨의 아날로그 램프 신호를 생성하 는 램프 신호 생성부의 출력단에 일측이 연결되는 제2 스위치; 상기 제1 스위치의 타측 과 제2 스위치의 타측 사이에 연결되는 제1 커패시터; 일측이 상기 제1 스위치의 타측에 연결되는 제2 커패시터; 입력단이 상기 제2 커패시터의 타측에 연결되는 제1 반전 증폭 기; 상기 제1 반전 증폭기의 입력단 및 출력단 사이에 연결되는 제3 스위치; 일측이 상 기 제1 반전 증폭기의 출력단에 연결되는 제3 커패시터; 입력단이 상기 제3 커패시터의 타측에 연결되고, 출력단으로 상기 픽셀의 아날로그 데이터값과 상기 아날로그 램프 신 호를 비교한 결과값을 출력하는 제2 반전 증폭기; 및 상기 제2 반전 증폭기의 입력단 및 출력단 사이에 연결되는 제4 스위치를 포함한다.

【대표도】

도 3

【색인어】

이미지 센서, 비교기, 아날로그-디지털 변환, 아날로그 상호연관된 이중 샘플링, 램프 신호

1020000076618

【명세서】

【발명의 명칭】

아날로그 상호 연관된 이중 샘플링 기능을 수행하는 씨모스 이미지 센서용 비교 장치 {COMPARATOR PERFORMING ANALOG CORRELATED DOUBLE SAMPLE FOR CMOS IMAGE SENSOR}

【도면의 간단한 설명】

도 1은 일반적인 차동증폭기 회로로 구현된 종래의 비교기 회로도.

도 2는 두 단의 반전 증폭기와 클램프 스위치로 구성된 초퍼(Chopper) 비교 회로도

도 3은 본 발명의 일실시예에 따른 씨모스 이미지 센서의 아날로그-디지털 변환기를 위한 비교기의 내부 회로도.

도 4는 상기 도 3에 도시된 비교기의 동작 타이밍 다이어그램도.

도 5는 본 발명의 비교기를 채용한 씨모스 이미지 센서의 전체 구성도.


도 6은 클램프된 반전 증폭기의 전압 특성 그래프.

【발명의 상세한 설명】


【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 아날로그 상호 연관된 이중 샘플링 기능을 수행하는 씨모스 이미지 센서용 비교 장치에 관한 것이다.



- 《 일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말하는 것으로, 지금까지 개발된 이미지 센서의 대부분이 전하 활상소자(Charge Coupled Device, 이하 CCD라 함)를 이용한 것이었다. 그러나, 최근 상보성금속산화막(Complementary Metal Oxide Semiconductor, CMOS) 기술이 비약적으로 발달하면서 상보성금속산화막 트랜지스터(CMOS)를 이용한 이미지 센서가 많이 개발되고 있는 추세인데, 이러한 씨모스 이미지 센서는 종래의 CCD 이미지 센서와 달리 아날로그 및디지털 회로를 이미지 센서 직접회로(IC) 위에 직접 구현할 수 있는 장점을 가지고 있어, 별도의 집적회로(IC)로 구현되었던 아날로그-디지털 변환기를 내부에 포함하고 있다.
- 한편, 이러한 씨모스 이미지 센서 내의 아날로그-디지털 변환기는 이미지 센서 내 픽셀 어레이의 컬럼 수만큼 비교기를 가지는데, 이 비교기는 픽셀 신호를 디지털 신호로 변환해주는 기능을 수행하기 때문에 출력 이미지의 화질을 결정하여 주는 가장 중요한 구성 요소이다.
- <10> 종래의 비교기는 도 1에 도시된 것과 같은 일반적인 차동증폭기 회로로서 구현되는데,이와 같이 씨모스로 구현된 차동증폭기는 통상적으로 비교적 큰 옵셋(offset) 전압을 가지게 된다.여기서 문제는 수 백개가 되는 비교기의 옵셋 전압들이 모두 서로 다른 값들을 갖게 되는 경우에 옵셋 전압값들이 출력 이미지의 고정 패턴 잡음(Fixed Pattern Noise)으로 나타나게 된다는 것이다. 물론,상호 연관된 이중 샘플링 (Correlated Double Sampling)이 이런 문제를 보완해 주기는 하




나, 이런 옵셋 전압 자체를 디지털 신호로 변환하여 디지털 뺄셈기로 고정 패턴 잡음을 제거하기 때문에 잡음을 제거하는 데 한계가 있으며, 또한 디지털 신호로 변환된 옵셋 전압을 보관하기 위한 메모리를 추가로 더 필요로 하여 전체 이미지 센서의 구현 면적이 커지게 되는 단점이 있다.

- <11> 그리고, 이중 샘플링을 위한 제어 신호가 추가되기 때문에 이미지 센서의 동작이 매우 복잡해지며, 이를 구현하기 위한 제어신호를 발생시키는 디지털 회로가 복잡해진다
- <12> 더불어, 차동 증폭기가 동작하지 않을 때도 스테틱(Static) 전류를 계속 흘리기 때문에 전력 소모가 많아 배터리로 작동하는 전자 장치에 적합하지 않으며, 저전압으로 설계할 경우 다이나믹 레인지(Dynamic Range)가 작아 바로 사용되기 힘든 추가의 문제점들이 존재한다. 이러한 문제 이외에도, 디지털 상호 연관된 이중 샘플링을 사용하는 이미지 센서의 경우, 많은 클럭수를 샘플링을 위해 사용하기 때문에 아날로그-디지털 변환기의 해상도를 높이는 것이 어렵고, 각 비교기의 램프 시작 전압이 비교기의 옵셋 전압으로 인해 달라짐으로써 픽셀 아날로그 신호의 단일한 감마 보정이 불가능한 문제가 있다.

【발명이 이루고자 하는 기술적 과제】


<13> 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 자체의 옵셋 전압을 제거함과 동시에 아날로그 상호 연관된 이중 샘플링을 통해 개별 픽셀 간에 존재하는 옵셋 전압을 제거하여 고정 패턴 잡음을 줄이는, 씨모스 이미지 센서의 아날로그-디지털



변환기에 적합한 효율적인 비교 장치를 제공하는데 그 목적이 있다.

【발명의 구성 및 작용】

- ◇기 목적을 달성하기 위한 본 발명은 아날로그 상호 연관된 이중 샘플링 기능을 수행하는 씨모스 이미지 센서용 비교 장치에 있어서, 아날로그 데이터값을 출력하는 픽셀의 출력단에 일측이 연결되는 제1 스위치; 매 클럭마다 소정 레벨의 아날로그 램프 신호를 생성하는 램프 신호 생성부의 출력단에 일측이 연결되는 제2 스위치; 상기 제1 스위치의 타측과 제2 스위치의 타측 사이에 연결되는 제1 커패시터; 일측이 상기 제1 스위치의 타측에 연결되는 제2 커패시터; 입력단이 상기 제2 커패시터의 타측에 연결되는 제1 반전 증폭기; 상기 제1 반전 증폭기의 입력단 및 출력단 사이에 연결되는 제3 스위치; 일측이 상기 제1 반전 증폭기의 출력단에 연결되는 제3 커패시터; 입력단이 상기 제3 커패시터의 타측에 연결되고, 출력단으로 상기 픽셀의 아날로그 데이터값과 상기 아날로그 램프 신호를 비교한 결과값을 출력하는 제2 반전 증폭기; 및 상기 제2 반전 증폭기의 입력단 및 출력단 사이에 연결되는 제4 스위치를 포함하여 이루어진다.
- 이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람 직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
- <16>도 2는 두 단의 반전 증폭기와 클램프 스위치로 구성된 초퍼(Chopper) 비교 회로도이다.
- <17> 도 2에 도시된 비교기는 2개의 커패시터(C1, C2)를 구비한다. 여기서, 커패시터




(C1)는 반전 증폭기(Amp2)의 옵셋 전압을, 커패시터(C2)는 입력 전압(Vn)과 반전 증폭기 (Amp1)의 옵셋 전압을 각각 기억하여 또다른 입력 전압(Vp)과의 비교 시에 옵셋을 제거하게 된다.

<18> 또한, 도 2의 비교기는 모스 트랜지스터로 구현되는 다수의 스위치를 구비하는 데, 이때 전하 인젝션(Injection) 등으로 인해 아래 수학식 1과 같은 옵셋 전압을 일으킬 수 있으나 이는 상대적으로 매우 작은 값이며, 스위치드 커패시터(Switched Capacitor) 회 로 기법에서 흔히 사용되는 전하 인젝션 방지 회로를 통해 제거할 수 있다.


<19>【수학식 1】

$$V_{\text{offiset}} = \frac{V_{\text{th}}}{A_1 A_2}$$

- <20> 상기 수학식 1에서 V_{th}는 비교기 다음 단의 디지털 회로에 대한 로직 문턱 전압값을, A₁ 및 A₂는 반전 증폭기(Amp1, Amp2)의 이득을 각각 나타낸다.
- <21> 상기 수학식 1을 참조하면, 증폭기의 이득을 크게 할 수록 회로 설계상으로 옵셋 전압을 줄이는 것이 가능하며, 이러한 매우 작은 옵셋 전압의 특성 때문에 옵셋 전압으로 인한 고정 패턴 잡음을 대폭 줄일 수가 있게 된다.
- 본 발명에서 제안하는 씨모스 이미지 센서의 아날로그-디지털 변환기를 위한 비교 장치는 도 3에 도시된 바와 같이, 상기 도 2의 비교기에 하나의 커패시터(C3)를 더 추가 하여 아날로그 상호 연관된 이중 샘플링 기능도 함께 수행할 수 있도록 구성함으로써 픽 셀 간에 존재할 수 있는 고정 패턴 잡음을 제거하여 화질을 크게 개선할 수 있다.



- 도 3은 본 발명의 일실시예에 따른 씨모스 이미지 센서의 아날로그-디지털 변환기를 위한 비교기(100)의 내부 회로도로서, 픽셀(30), 램프 신호 생성부(32), 래치(34)(이후 서술될 씨모스 이미지 센서의 라인 버퍼) 및 아날로그-디지털 변환 시 아날로그 신호에 대응하는 디지털 신호를 발생하는 카운터(36)(이후 서술된 씨모스 이미지 센서의 디지털 제어부 내에 존재)를 함께 도시한 도면이다.
- 도 3에서 커패시터(C3)는 픽셀의 리셋 레벨(reset level)을 저장하는 기능을 가지고 있으며, 픽셀의 리셋 레벨에 존재하는 픽셀 간의 옵셋 전압을 상호연관된 이중 샘플링 동작을 통해 제거하는데 사용된다.
- 그리고, 커패시터(C3)에 리셋 레벨이 아날로그 신호 형태로 저장되어 아날로그 상호연관된 이중 샘플링 동작을 수행하기 때문에, 도 3의 램프 신호 생성부(32)가 램프 신호를 한 번만 발생하면 되므로 전체 칩 동작이 간단해지고, 디지털 제어 알고리즘을 단순화시킬 수 있다. 또한, 리셋 레벨을 아날로그-디지털 변환하여 그 결과를 저장할 필요가 없기 때문에 전체 메모리의 크기를 반으로 줄일 수 있다.
- <26> 도 4는 상기 도 3에 도시된 비교기의 동작 타이밍 다이어그램도이다.
- <27> 도 4를 참조하면, 도 4에 표시된 비교되는 순간에만 반전 증폭기(Amp1, Amp2)에 전류가 흐르므로 스테틱 전류가 없어져 전체 전력 소모를 대폭 줄일 수 있다.
- <28> 본 발명의 비교기를 보다 구체적으로 설명하기 위해 씨모스 이미지 센서의 전체 구성도를 도 5에 도시하였다.
- <29> 도 3 내지 도 5를 참조하여, 보다 구체적으로 본 발명의 비교기에 대해 아래에 설명한다.



- 도 3에 도시된 본 발명의 비교기는 씨모스 이미지 센서 내 픽셀 어레이(도 5의 50) 의 컬럼 수만큼 어레이 형태로 픽셀 어레이 하단에 위치하며, 각각의 비교기는 비교기가 위치한 컬럼의 픽셀값을 아날로그-디지털 변환하는 기능을 수행한다. 이렇게 변환된 디지털 신호는 픽셀 어레이(50)의 컬럼 수만큼 라인 버퍼(52)에 저장된다. 하나의 컬럼에는 디지털 신호의 비트 수만큼 도 3의 래치(34)가 존재하는 데, 이러한 각 비교기의 래치들이 픽셀 어레이의 컬럼 수만큼 어레이 형태로 구성되어 라인 버퍼(52)를 구성하게된다. 이 라인 버퍼(52)에 저장된 디지털 픽셀 신호가 씨모스 이미지 센서의 디지털 제어부(54)에 의해서 이미지 프로세싱된 후에 순서대로 하나씩 센서 칩의 출력핀으로 출력된다. 한편, 도 5의 로우 디코더(56)는 픽셀 어레이의 한 라인을 선택해서 비교기 어레이부(58)에 픽셀값을 인가하는 기능을 수행한다. 그리고, 램프 신호 생성부(60)는 아날로그 램프 신호를 발생하여 비교기 어레이부(58)에 있는 모든 비교기에 인가하고, 인가된 램프 신호가 픽셀값과 비교된다.
- 한편, 도 3에 도시된 본 발명의 비교기에서 4개의 스위치(S1, S2, S3, S4)는 앞서기술한 바와 같이 모스 트랜지스터 스위치로 구현되고, 2개의 반전 증폭기(Amp1, Amp2)는 회로 상으로 볼 때 로직 인버터와 동일하다. 그러나, 도 6의 그래프에 도시된 바와같이, 반전 증폭기(Amp1, Amp2)로 입력되는 입력 신호의 동작점이 Vclamp에 위치하게 되면 이득이 큰 아날로그 푸시-풀 커먼-소스 인버팅 증폭기(analog push-pull common-source inverting amplifier)로 작동하게 된다. 그리고, 2개의 스위치(S3, S4)의 클램프 스위치에 의해 스위치 트랜스퍼 곡선과 인버터 트랜스퍼 곡선이 만나는 Vclamp에 반전 증폭기의 동작점이 잡히게 된다.

<32> 참고로, 도 3의 커패시터(C1, C2, C3)는 더블 폴리(double poly) 커패시터로 구현


1020000076618

된다.

- 도 4의 동작 타이밍 다이어그램도를 참조하여, 본 발명의 비교기에 대한 구체적인 동작을 살펴보면, 먼저 첫 번째 단계에서 아날로그 상호 연관된 이중 샘플링을 위한 픽 셀(30)의 리셋 레벨을 커패시터(C3)에 저장하고, 두 번째 단계에서 픽셀(30)의 실제 데 이터값을 커패시터(C2)에 저장하여 반전 증폭기(Amp1, amp2)를 클램프시켜 커패시터(C1) 에 그 동작점을 저장한다. 다음으로, 세 번째 단계에서 램프 신호 생성부(32)와 카운터 (36)가 동작하여 두 입력 신호(Vp, Vramp)를 비교한 후 네 번째 단계에서 비교된 결과를 래치(34)에 저장한다.
- 이를 위해, 첫 번째 단계에서 Rx를 하이(high)로 셋하여 픽셀(30) 내의 소스 폴로우(source follower)의 게이트 전압을 리셋 레벨, 즉 Vreset으로 셋한 다음에 소스 폴로우의 소스 출력단자의 전압을 비교기에 인가하기 위해서 Sx를 하이로 셋한다. 이때, Vp의 전압은 소스 폴로우의 게이트 전압에서 Vt만큼 떨어진 전압, 즉 'Vreset Vth'가 된다. 그러나, 보통의 Vth에 옵셋 전압이 존재하게 되므로 더 정확하게는 'Vp = Vreset (Vth + Voffset)이 된다. 반면, Vramp에는 램프 신호의 시작 전압이 인가되어 있다. 즉, Vramp = Vstart이다. 따라서, 첫 번째 단계에서 스위치(S1, S2)가 스위치 온(on)되어 커패시터(C3)에 아래 수학식 2와 같은 전압이 저장되며 이를 장시간 유지시키기 위해서 스위치(S2)를 스위치 오프하다.

<35> 【수학식 2】

V_{C3}=Vreset-(Vth+Voffset)-Vstart



다음으로, 두 번째 단계에서 픽셀(30)의 실제 데이터 값을 비교기에 인가해야 하므로, Rx를 로우(low)로, Tx를 하이로 하여 포토 다이오드(PD)에 있는 전하를 소스 폴로우의 게이트로 전송함으로써 포토 다이오드(PD)의 픽셀값을 게이트에 인가하게 된다. 이때의 게이트 전압은 Vpixel이 되기 때문에 'Vp = Vpixel - (Vth + Voffset1)'이 된다. 그리고, 두 번째 단계에서 2개의 반전 증폭기(Amp1, Amp2)를 클램프시켜야 하기 때문에 2개의 스위치(S3, S4)가 스위치 온되며, 이때 반전 증폭기의 입출력단 전압은 각각 Vclamp1, Vclamp2가 된다. 여기서, 스위치(S1)가 첫 번째 단계에서부터 계속해서 스위치은되어 있기 때문에 커패시터(C2)에는 아래 수학식 3의 전압이 저장되며, 커패시터(C1)에는 아래 수학식 4의 전압이 저장된다. 그리고, 이 저장된 전압을 유지시키기 위해서스위치(S1, S3, S4)는 곧 스위치 오프된다.


<37> 【수학식 3】

V_{C2}=Vpixel-(Vth+Voffset)-Vclampl

<38> 【수학식 4】

 $V_{C1} = V_{clamp1} - V_{clamp2}$

다음으로, 세 번째 단계에서 램프 신호와 픽셀 값을 비교하기 위해 스위치(S2)를 스위치 온한다. 여기서, 스위치(S2)가 온 되더라도 나머지 스위치(S1, S3, S4)가 오프 상태에 있기 때문에 커패시터(C1, C2, C3)의 전압은 계속 유지된다. 이때, 반전 증폭기 (Amp1)의 입력 전압은 아래 수학식 5가 되며 수학식 5에 상기 수학식 2와 수학식 3을 대 입하면 아래 수학식 6이 된다. 그리고, 세 번째 단계에서 Vramp의 초기 값이 Vstart이므



로 이를 다시 수학식 6에 대입하면 아래 수학식 7이 된다.

<40>【수학식 5】


$$V_{Amp1} = V_{ramp} + V_{C3} - V_{C2}$$

<41>【수학식 6】

$$V_{Ampl} = Vramp - Vstart + Vreset - Vpixel + Vclampl$$

<42> 【수학식 7】

- 상기 수학식 7을 살펴보면, V_{C3}와 V_{C2}에 존재하던 Vth와 Voffset들이 제거되었음을 알 수 있는 데, 이는 이미 아날로그 상호 연관된 이중 샘플링이 이루어졌음을 나타내는 것이다. 여기서, 남아있는 값은 'Vreset-Vpixel'인 데, 이 값은 순수한 아날로그 픽셀데이터 값을 가리킨다. 그리고, Vclamp1이 반전 증폭기(Amp1)의 동작점이므로, Vamp1이 Vclamp1이 되는 순간에서 비교가 이루어져 이 시점이 비교 순간이 된다.
- *** 한편, 세 번째 단계에서 스위치(S2)가 온하고, 래치(34)를 작동시키기 위해서 래치인에이블신호(Latch_EN)를 하이로 셋하면, 서서히 램프 신호 생성부(32)에 의해서 램프 신호(매 클릭마다 Vramp의 전압을 일정하게 떨어뜨리는 신호)가 발생되고, 이때, 매 클릭 마다 카운터(36)의 값도 하나씩 증가하게 된다. 여기서, 램프 신호 생성부(32)에서



생성되는 램프 신호를 아래 수학식 8과 같이 나타낼 수 있다.

<45> 【수학식 8】


Vramp=Vstart-\DV

<46> 상기 수학식 8을 상기 수학식 6에 대입하면, 반전 증폭기(Amp1)의 입력 전압은 아 래 수학식 9와 같다.

<47> 【수학식 9】

$$V_{Ampl} = (Vreset-Vpixel) - \Delta V + Vclamp1$$

- 액 램프 신호가 떨어지면 상기 수학식 9의 ??V가 증가하게 되는데, 시간이 지나면 'Vreset Vpixel'과 같아지는 때가 온다. 이때, 반전 증폭기(Amp1)의 입력 전압이 Vclamp1이 됨과 동시에 반전 증폭기(Amp2)의 입력 전압도 Vclamp2가 되어 2개의 반전 증폭기가 동작점에 있게 된다. 이 시점이 비교되는 순간이고, 이때 램프 신호가 조금이라도 떨어지게 되면 그 신호가 A₁A₂의 이득으로 증폭되고, 도 4에 나타난 바와 같이 Vo가 접지전원(ground)으로 떨어진다. 이렇게 접지전원으로 떨어진 Vo가 래치(34)의 게이트를 닫아 그 동안에 추적해오던 카운터(36)의 값을 최종적으로 기억하게 한다. 이 기억된 값이 바로 아날로그-디지털 변환된 디지털 픽셀 데이터이다.
- 어디어 마지막으로, 네 번째 단계에서 래치(34)에 저장된 데이터가 디지털 제어부(54)에 전해질 때까지 보관하기 위해 래치인에이블신호(Latch_EN)를 로우로 셋한다.



- <50> 상술한 바와 같은 본 발명의 비교기는 이미지 센서 외에도 저전압으로 작동하는 아 날로그 집적회로나 옵셋이 제거된 비교기가 필요한 집적회로 설계 시 활용될 수 있다.
- 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

【발명의 효과】

- 상기와 같이 이루어지는 본 발명은, 비교기 자체의 옵셋 전압을 제거함과 동시에 아날로그 상호 연관된 이중 샘플링 동작을 수행하여 개별 픽셀 간에 존재하는 옵셋 전압을 제거함으로써 고정 패턴 잡음을 대폭 줄일 수 있으며, 램프 신호가 한번만 필요하므로 제어 신호가 간단해지고 디지털 뺄셈기가 필요 없게 되어 회로를 간단히 구성할 수 있는 효과가 있다.
- <53> 그리고, 본 발명은 아날로그 상호 연관된 이중 샘플링을 수행함으로써 이미지 센서 구현 시 디지털 상호 연관된 이중 샘플링을 수행하는 이미지 센서보다 작은 면적으로 구 현할 수 있다.
- 또한, 본 발명은 비교되는 순간에만 반전 증폭기에서 전류가 흐르기 때문에 전체 평균 전류의 양을 대폭 줄여 전력 소모를 줄일 수 있다.

1020000076618

【특허청구범위】

【청구항 1】

아날로그 상호 연관된 이중 샘플링 기능을 수행하는 씨모스 이미지 센서용 비교 장 치에 있어서,

아날로그 데이터값을 출력하는 픽셀의 출력단에 일측이 연결되는 제1 스위치;

매 클릭마다 소정 레벨의 아날로그 램프 신호를 생성하는 램프 신호 생성부의 출력 단에 일측이 연결되는 제2 스위치;

상기 제1 스위치의 타측과 제2 스위치의 타측 사이에 연결되는 제1 커패시터;

일측이 상기 제1 스위치의 타측에 연결되는 제2 커패시터;

입력단이 상기 제2 커패시터의 타측에 연결되는 제1 반전 증폭기;

상기 제1 반전 증폭기의 입력단 및 출력단 사이에 연결되는 제3 스위치;

일측이 상기 제1 반전 증폭기의 출력단에 연결되는 제3 커패시터;

입력단이 상기 제3 커패시터의 타측에 연결되고, 출력단으로 상기 픽셀의 아날로그데이터값과 상기 아날로그 램프 신호를 비교한 결과값을 출력하는 제2 반전 증폭기; 및

상기 제2 반전 증폭기의 입력단 및 출력단 사이에 연결되는 제4 스위치를 포함하여 이루어지는 씨모스 이미지 센서용 비교 장치.

【청구항 2】

제 1 항에 있어서, 상기 제1 및 제2 스위치는,

상기 제1 커패시터에 아날로그 상호 연관된 이중 샘플링을 위한 옵셋 전압이 포함

된 상기 픽셀의 리셋 레벨이 저장되도록 각각 온되는 것을 특징으로 하는 씨모스 이미지 센서용 비교 장치.

【청구항 3】

제 2 항에 있어서, 상기 제2 스위치는,

상기 제1 커패시터에 저장된 전압이 소정 시간동안 유지되도록 온된 이후 다시 오 프되는 것을 특징으로 하는 씨모스 이미지 센서용 비교 장치.

【청구항 4】

제 3 항에 있어서, 상기 제3 및 제4 스위치는,

상기 제2 커패시터에 상기 픽셀의 실제 아날로그 데이터값이 저장되도록 각각 온되는 것을 특징으로 하는 씨모스 이미지 센서용 비교 장치.

【청구항 5】

제 4 항에 있어서, 상기 제1, 제3 및 제4 스위치는,

상기 제2 커패시터에 저장된 전압이 소정 시간동안 유지되도록 온된 이후 동시에 오프되는 것을 특징으로 하는 씨모스 이미지 센서용 비교 장치.

[정구항 6]


제 5 항에 있어서, 상기 제2 스위치는,

상기 아날로그 램프 신호와 상기 픽셀의 아날로그 데이터값의 비교를 위해 상기 제


1, 제3 및 제4 스위치가 오프된 이후 다시 온되는 것을 특징으로 하는 씨모스 이미지 센서용 비교 장치.

【도면】


[도 1]




[도 2]




[도 3]



[도 4]



[도 5]



[도 6]

